pcie的错误机制问题 ？
时间：10-02
整理：3721RD
点击：
请问大家，怎么样处理pcie的错误机制呢 ? 怎样通知上位机呢 ?
中断+AER
但是还有几个疑问，可以给我解答一下吗? 谢谢了 1 ： 当出现错误时候，ep会给上位机发送一个错误消息，如果采用aer模式，这些单独的错误消息会不会处理呢 ?
2 ： 当出现一个错误的时候，ep端是需要提取这个包的信息吧 ? 包括tag这些信息 ?
3 ： aer模式的话，需要多少次发送一次呢 ? 这个多少次是怎么定义的呢 ? 是4096 还是根据tag来决定的呢 ?
4 ： aer模式的错误信息存储地址是在 配置寄存器里面吗 ? 是FPGA写的吗 ?
谢谢了