• · layout xl wire editor不启动12-30
• · smic metal cap 怎么定义，过不了LVS12-30
• · 关于电荷泵的版图及后仿12-30
• · 关于n型Poly电阻疑惑？12-30
• · dracula lvs的問題12-30
• · 小白求助，关于个人电脑安装cadence软件。跪求12-30
• · 关于xl画图12-30
• · 求助！关于后仿提取文件12-30
• · Nmos的D端接电源，和周围的pmos易触发latch up吗？12-30
• · 用什么命令12-30
• · virtuoso中调用instance时，icfb直接卡死12-30
• · 多晶电阻上面走金属一，会对电阻值有影响吗？12-30
• · 65nm工艺的L为60nm？为什么不是65啊12-30
• · GF65nm MOS管layer12-30
• · 为何金属电阻易于做在电流敏感电路中？12-30
• · 什么是电阻的非等平面性？12-30
• · 版图后仿出问题了（偏置电压为0）12-30
• · Calibre LVS时无法提取shematic netlist12-30
• · 版图GDS文件导入的问题12-30
• · 请问pcell是什么？12-30
• · smic 130nm工艺下版图cif文件导出精度不够的问题12-30
• · 新手请教layout重叠打孔和自定义contact的问题12-30
• · lvs rule中设置lvs box用来屏蔽block，pex的时候能否提取该block中器件的参数。12-30
• · calibre short12-30
• · 那位兄弟画过Bump PAD 的版图12-30