• · 请教一下走线宽度和发热的问题12-30
• · 0.8u40V工艺问题12-30
• · layer tool Laker v.s. virtuoso 那套快？12-30
• · 热阱冷阱的区别12-30
• · IC Layout！12-30
• · 求问用Cadence做仿真，icfb提示netlist报错，怎么解决呢？12-30
• · Cadence中rhr1k是什么电阻以及它的层次12-30
• · 模拟版图布局布线需要注意什么（画的是cmos运算放大器）12-30
• · 关于TSMC 的 Deep Nwell12-30
• · 请教一个关于SKILL函数的问题12-30
• · 电容在版图中的接法～12-30
• · 目前有些迷茫……12-30
• · calibre如何自动识别layout path和primary12-30
• · techfile.cds与techfile.tf有什么区别？12-30
• · 划片槽在版图中怎么实现？12-30
• · csh setenv12-30
• · 规则文件的疑问12-30
• · 安装calibre后说不支持32位的，有补救方法吗12-30
• · virtuoso 使用XL功能的时候自动退出12-30
• · LVS 错误说明文件12-30
• · 求助 starRC问题12-30
• · 安装完calibre后calibre -gui 显示command not found12-30
• · 如何批量用skill语言产生版图上的pin name？12-30
• · 版图中DRC报错问题12-30
• · calibre做DRC、LVS出问题，求大神解答12-30