微波EDA网,见证研发工程师的成长! 2025婵°倗濮烽崕鎴﹀箯閿燂拷03闂備礁鎼悧鐐哄箯閿燂拷30闂備礁鎼崰娑㈠箯閿燂拷 闂備礁鎼€氼噣宕伴幇顒婅€块柨鐕傛嫹闂備礁鎼崰娑㈠箯閿燂拷
首页 > 研发问答 > 微电子和IC设计 > IC版图设计交流 > LVS错误--电源和地端口未在layout标示出来

LVS错误--电源和地端口未在layout标示出来

时间:10-02 整理:3721RD 点击:
大神们,在layout中,电源和地端口都是用什么层标示出来的?我用的是mt1的tt标示的,可是LVS report中还是出现
**missing port**vdd!on net:vdd!

是我用的层次错了吗?望各位赐教

如果确定label打在了metal上面,那就是label层次用错了

那应该用那个层次来打lable?不是用mt1 toptext这一层吗?

你把这个lable打在那一层金属就应该用那一层金属的lable,并不是所有的lable都是用mt1的lable的

1.label和metal要对应。2.保证label打在metal上。

谢谢!怎样算打在metal上?是那个lable的红色加号在metal矩形里面对吧?

用什么工具做LVS?
可能的问题: lable不是pin,LVS tool 识别PIN, 但是不识别lable. 用create pin重新打pin试试。
要么就是txt层没有定义跟相应的metal的attach关系。 这个要读command file才知道。

用的是calibre
谢谢

看一下 rule file 是用哪一個 layer 有的是用 mt1 pin



rule file是指?本人新手望指教

闂備礁鎲″缁樻叏閹灐褰掑炊閵娧€鏋栭梺璺ㄥ櫐閹凤拷...

run calibre 用的那個檔案 另外的說法是 command file

好的,了解了

看图就很明显了 你A YN GND 都用的好像是同一个layer。

谢谢!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top