版图做LVS PORT总显示 少一个sub！端口

我在单独调用一个ESD模型做版图的时候会显示这个错误,请问哪位大侠知道啊，当在电路里加ESD的时候版图会报很多错误，但是单独看一个ESD版图也会报错，就这一个错误。 有知道的吗? 急求！ 先谢啦！

这是一个衬底接触报错。你试着将ESD的电源线连接电源线，地线连接地线，都连通试试再跑。ESD都是按照foundry给的规则画的，如果有报错要问一下foundry是否允许存在这些错误啦。

是不是衬底没接哦

不是啊，我是按照他给的PPT一步步弄得，schematic里面就只是调用了一个ESD器件，然后根据电路图生成的layout，给的PPT上面这样做没有任何错误，我做就会报错！ 当在整个电路里面加ESD会报很多错。 所以我单独拿出来看看结果也不能过。 这个sub！很纠结。

應該是 有 不同的 BODY

ESD还能生成?

库里面本身就有ESD的symbol画schematic直接调用就行啊也有对应的版图但一直有sub！的错误

上面说明他的schematic中有sub这个pin，但是在你的layout上面找不到，这个应该是衬底的问题，你在最外边的衬底上面打上P衬底接触，然后打上SUB这个pin，应该能解决的