版图LVS之后 报错 请高人指点

版图昨晚LVS之后，跳出一个窗口
Error Layer Window
[1]psub_term_stampErorMult
[1]psub_stampErrorMult
这些错误是什么含义呢?
怎么进行修复?
希望大家能够帮帮我谢谢

我把它叫做LVS时的DRC错误，具体含义不知道，我理解是你的psub、nwell之类的没有接电位，floating着。
可以的话就所有的psub连在一起接到地上，改下电路再run看还有不。打乱的底层cell单run时常会出现。

資料太少 看不出 所以然
能多點資料來看看嗎?

我试试吧但是要是psub 浮空的话，报的不是这个错误。
psub stamp error floating
我现在这个错好像不是浮空的问题

应该是你的p衬底连了多个电位，一般p衬底只能连最低电位，很多模拟电路通过保护环把衬底隔离，但是LVS时是隔不开的，比如AGND,GND,默认只能起同一个名字，除非rule里面再定义一层板子。

所有的阱电位貌似要连起来，我验证的时候都是把所有的阱连在一起，然后在一个阱里打上连接，方便省事