版图后仿出问题了（偏置电压为0）
时间：10-02
整理：3721RD
点击：
用cadence virtuoso 画版图，DRC和LVS都通过了，提起了版图的寄生参数，进行后仿真时，在DC仿真过程中，NMOS的偏置电压为零（原理图时偏置正常），出现这种情况怎么解决啊?
PIN的顺序对吗?
对的，我猜可能是隔直电容没有提起出来（PEX），不知道这是什么情况.我试了一下把电容放在片外，有偏置电压。这个怎么解决啊。