GF65nm MOS管layer

刚刚接触GF65nm 工艺，里面的MOS管，PFET 有一层BP plus, 相当PPLUS，用来识别PMOS, NFET没找到相当Nplus的识别层，里面有一层IOLOC layer 不知道是不是，资料中没有跟这个相关的，请大神解析~

不是JX （212.137)，JZ（212.138） 层吗，我记得是gf65lpe的，

没有JX （212.137)，JZ（212.138）这两层呀，貌似Nplus 没有

有可能他本来就没有呢，也可以解释得通吧，我只是猜测，高端的工艺没见过

有没有熟悉GF65的工艺的呀，之前的工艺用来区分两个地的是SUBD 或者PSUB2 layer,现在的是什么layer?有谁知道的，不盖那一层的话，两种GND会软连接，LVS过不了

也有可能 N　是　反　tone P

是SXCUT （　６１.３０　）　，　我当时这个层也找了很久，