Nmos的D端接电源，和周围的pmos易触发latch up吗？

一般不会比普通常见的结构，例如一个反相器，更容易触发latch up。
你这个结构，也要适当担心一下ESD。

latchup还好吧，这种更应该担心nmos的D端被vdd击穿。如果这种nmos很多，大可不必管他，但如果不太多，还是建议在nmos的D端加个diff res。就是gate和contact距离加到5um左右，记得加上sab层。

如果担心，就把间距拉大一点点，多加点衬底接触。

CSMS的工艺文档中确实有说到过这类情况容易出现ESD问题。具体是哪个文档忘了。

ESD是能量的问题，LU是PNPN结构，你画出剖面图分析下，注意P,N的电压是多少就可以分析出来了

谢谢！

谢谢！

可否，找到相关的资料共享下，多谢！