• · cadence IC软件中我在使用schematic生成layout的时候，系统报了个错12-30
• · 关于laker连线问题12-30
• · 求2010 年 isscc data converter 部分ppt12-30
• · lvs时版图上mos的个数和电路上mos的个数对不上，但总值对上，怎么解决？12-30
• · layout中为什么不直接用mask来表示层次？12-30
• · TSMC18工艺中DIFF电阻的方块值12-30
• · 求兼容高压和EE的工艺12-30
• · MPW各家不同metal层数之间的影响？12-30
• · 像素photodiode版图有人画过吗？请教！12-30
• · 哪位大牛可以帮把virtuoso的tech file转成Laker的.tf？12-30
• · 请问版图可以自己单干吗？有人单干吗12-30
• · calibre12-30
• · 求助大牛 Virtuoso下Layout只显示某一层或某几层12-30
• · calibre运行太慢！有没有高手帮助解决？12-30
• · 什么是天线效应，如何消除？12-30
• · LDO加完PAD后仿电压降了几十毫伏12-30
• · laker 画圆12-30
• · 请问calibre DFM功能是做什么用呢？12-30
• · 求助dracula lvs文件编写识别不到衬底12-30
• · calibre语句12-30
• · 求大神指教多晶硅栅与注入的问题12-30
• · spi导入virtuoso问题12-30
• · ic5141中cadence版图文件放大缩小12-30
• · Virtuoso中如何实现对齐图形12-30
• · 怎么把两个相同的并且重叠的layer merge到一起12-30