• · 求助，解DRC,LVS时，每次highlight出错的地方时，都跳出新的layout窗口12-30
• · 请教大家一个问题，谢谢12-30
• · 求大神，从顶层进到模块RUN LVS、DRC点击错误，错误显示位置不对12-30
• · ic5141问题求助12-30
• · 后仿出错12-30
• · 数字单元的高度该如何设置？12-30
• · 画完stdcell,run lvs 出现了问题12-30
• · 求skill学习方法12-30
• · GDS导入设置12-30
• · 想学一些顶尖的layout知识然后跳槽12-30
• · 两个问题请大家帮忙解答下12-30
• · 关于Calibre的DRC\LVS的讨论12-30
• · POLY不能在PPLUS和NPLUS外连接，是工艺上什么情况导致的。12-30
• · cadence中layout相关问题12-30
• · virtuoso search pin(shift+s) 如何使用Replace12-30
• · 三极管在子单元里可以提出来，在整体版图中提不出来12-30
• · analog layout 库---三步获取法则12-30
• · PAD该如何连接12-30
• · 关于assura的电阻LVS问题12-30
• · SMIC工艺的LSW哪些是常用层12-30
• · RF 的管子 跑LVS 的时候出现property 错误？12-30
• · 有大神知道有什么办法可以在(metal1 and metal2)区域自动打上足够的via1吗？12-30
• · 请教calibre LVS的问题12-30
• · 请教电流计算问题12-30
• · 求教，这个金属怎么做的？12-30