三极管在子单元里可以提出来，在整体版图中提不出来

谢谢大家关注,原因已经找到，是由于LVS文件语法有漏洞造成的

lvs rule里你对三极管重新定义了?

没有

能否告知一下漏洞是什么 是如何解决的

如果用nw ring把pnp管包围起来的话，就提不出来器件，顾认为：lvs验证文件存在bug，

很正常啊 pnp不能做到nwell里除非你有DNW，pnp的一端是要接地的，它的四周一定要有psub，在psub外再加dnw是可以的，如果在pnp外直接加nwell是不行的，相当于pnp被锁死了

我们用的是隔离型PNP,不是衬底PnP

隔离型pnp的话 确实不应该出这样的问题

应该不会出现问题，可是他偏偏出现了，只能说明一点文件写的太糙。坑死版图工程师