• · LVS关于pin不匹配的问题总结12-30
• · 请教关于PAD metal 做slot的问题12-30
• · 如何MPP在stream out和stream in以后，全是打散的问题12-30
• · 网表导出的形式12-30
• · 求助：关于使用calibre提取自己做的metal cap寄生电容，出现的double现象？12-30
• · 画版图的一个关于批量画path和通孔的问题12-30
• · layout中多子环与少子环的问题12-30
• · 版图专利申请12-30
• · 软银234亿英镑收购ARM……12-30
• · IC615对应的ASSURA版本问题12-30
• · ic615 layout快捷键问题求助 (已解决)12-30
• · tf里面有定义，o出来却没有某些层的孔12-30
• · layout turbo 不可用是为什么？12-30
• · 求助layout dependent effect 的中文翻译是什么啊12-30
• · CALIBRE验证LVS时同时关联virtuoso和LAKER的讨论12-30
• · 请教大家一个后仿真关于config选择view的问题12-30
• · virtuoso中Assura的LVS验证出现unbound的错误12-30
• · layout主要的快捷键有哪里总结过吗？12-30
• · 求教，高压和低压的分界线是多少12-30
• · 标准的PMOS管的NWELL接触可以悬空吗？12-30
• · 版图中power和ground检查12-30
• · virtuoso XL时怎么用自己做的pcell？12-30
• · 求助 LVS报错12-30
• · cadence 5141 电路和版图不在同一个库里，如何layout xl 时自动调用？12-30
• · Mark Net12-30