微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC版图设计交流 > 关于Calibre的DRC\LVS的讨论

关于Calibre的DRC\LVS的讨论

时间:10-02 整理:3721RD 点击:
做DRC或者LVS验证时,有图片那种提示错误,导致无法做验证,除非将有错误提示的CELL彻底打散才可以做验证,出现这种问题是为啥呢?

是不是用了LVS BOX?

是用了LVS BOX吗?

这个CELL所在的LIB 没有 load 进来。

底层调用netlist不全,需要include下那个cap的netlist

netlist 中没有此cap subckt define, 看是否没有include 到此cap netlist.

网表的问题,喊电路帮你提一个

是网表的问题,提网表的时候要INCLUDE基本单元器件的网表,TSMC叫source.added,SMIC叫empty_subckt.sp。里面定义的就是基本器件,PMOS,NMOS,电阻,电容。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top