• · lvs 文件中这句话作用12-30
• · 关于版图中NMOS、PMOS衬底接法的问题12-30
• · 讨论：为什么衬底接触到MOS管的距离要在25um以内？12-30
• · 工艺库里面没有金属电容，可以自己画金属电容吗？12-30
• · gds导入virtuoso出错12-30
• · 求教Virtuoso的Techfile新建layer number被reserved12-30
• · calibre 做rcx问题12-30
• · 想在版图上放上些文字，应该怎么做？12-30
• · 如何用PCELL来画蛇形电阻12-30
• · 导入GDS 后发现所有的器件都被打散了12-30
• · biploar layout 中poly层的作用是什么？12-30
• · 衬底外延层12-30
• · 流片提交的GDS文件中，MARK层和LABEL层需要STREAMOUT吗？12-30
• · ic614 virtuoso版图设计时两层接触孔连在一起的问题12-30
• · 怎么加入反偏二极管消除天线效应12-30
• · virtuoso xl map12-30
• · 电阻的PCELL如何制作？12-30
• · virtuoso 项目版本管理工具12-30
• · ADS layout改单位12-30
• · ptap disconnected to GND12-30
• · assura做lvs怎么也不match，请大神们帮忙看看！12-30
• · SCONNECT conflict 。Multiple stamping occured 出现的可能原因12-30
• · 求助:laker_Mcell中polycontact问题12-30
• · Virtuoso Layout快捷键设置12-30
• · 这个foundry的rule要怎么改，要tapeout了，十万火急！12-30