讨论：为什么衬底接触到MOS管的距离要在25um以内？

做版图时，要将MOS管放在距离衬底接触25um以内的地方，据说原因有两个：1. 减小SCR结构中的基极电阻。2. 给MOS管提供良好的背栅电位。对于第2条，我有些疑惑。因为外延下面的P+衬底和退化阱工艺都使得MOS管背栅到"衬底”的实际电阻不会太大，所以应该能为MOS管提供良好的背栅接触。请对原理比较了解的大侠们来讲一下吧。

防止latch up

虽然阱或衬底的掺杂浓度可能不低，但是因为电源或地总是从芯片的某一点接入的，并不是整个阱或衬底都能被认为是电源或地，距离太长也会使电阻变大，所以总会有个距离限制，不同工艺可能有所差别。

讲得好！

不仅要符合25um以内，越近越多越好。

尽量多打衬底接触，只要面积允许

如果大片PMOS器件，没有空间，只可以在周围放一圈呢?

在管子之间加呗。

可以围成“田”字或者“日”等形状的

看一下latch-up的原理，就差不多搞懂這個問題了。

其实就是latch up的问题啊

画个剖面图就能理解了，哎，latch up?还是寄生BJT的开始

学习学习

防 latchup，尺寸越小，距离要求越小