微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 微电子和IC设计 > IC版图设计交流 > cadence IC软件中我在使用schematic生成layout的时候，系统报了个错

cadence IC软件中我在使用schematic生成layout的时候，系统报了个错

时间：10-02 整理：3721RD 点击：

不知道是为什么，我刚开始学cadence软件，谢谢大家的关注了！

自己顶一下

上一篇：关于laker连线问题
下一篇：这个foundry的rule要怎么改，要tapeout了，十万火急！

系统软件报了 cadence IC 相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top