微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC版图设计交流 > 请问calibre DFM功能是做什么用呢?

请问calibre DFM功能是做什么用呢?

时间:10-02 整理:3721RD 点击:
哪位用过calibre -dfm命令? 用途是什么?谢谢!~

DFM,DFM是面向制造的设计,Design for manufacturability。现在高级的制程都要跑这个流程,减小风险!

能否举例说明到底什么功能是DFM?

随着工艺越来越先进,原来不考虑的问题都会出现
比如 antenna, EM

您好像欲言又止啊,请说下去吧!

design for manufacture.为了生产良率的提升而定制的设计规则。
比如说检查下单孔的情况,从良率上来说建议把它画成多个孔;
又比如在满足了min design rule后,space值在某个区间段内算一般,在某个区间段内算很好,建议尽可能间距在很好的范围的之类的

但foundry的standard library却从来不follow DFM rule
呵呵

怕面积太大吧

这个DFM也是像DRC 一样由fab提供的rule吗? 好像.18 .13都没见fab提供过啊

学习了!

学习了哈哈

学习了哈哈

即使飚升的设计和制造成本也无法阻挡半导体制造向90nm以及更先进工艺进军的步伐,伴随着这一进程的不断加快,可制造性设计(Design for Manufactory)正在成为目前业界最为热门的话题之一。横亘在生产和设计之间的鸿沟一直都是半导体产业普遍存在的问题。1.0微米时代,技术人员引入了“设计规则”的概念,随着技术的发展,为了尽可能地利用每一家代工企业的制造能力,开始出现定制化的设计规则。但这依然无法解决时序(Timing)问题,于是SPICE模型又随之出现。设计规则和SPICE模型可以看作是晶圆代工企业为了提高良率而向芯片设计者提供的优化信息。我们同样可以从这个角度来看待DFM。一直以来,当芯片设计者完成了芯片的设计后,接下来的芯片的实际制造工作是完全由晶圆代工厂来完成,芯片生产者并不会直接参与到芯片的制造过程中。然而随着半导体制程和工艺复杂度的增加,以前根本无需理会的问题在日趋先进的工艺下变得越来越严重了。比如在0.25微米时代,一个部位少堆叠100个原子对器件电气特性的影响甚微,但是90nm工艺下,可能该部位本身只有1000个原子的厚度,高达10%的物理尺寸误差对电气特性的影响将是巨大的。而在芯片设计的过程中,同样也会引入一些问题,最终成为提升芯片良率的限制。随着这样的问题越来越突出,芯片设计者,芯片制造者以及电子设计自动化工具(EDA)供应商开始致力于合作开发可制造性设计的方法,并以之来构架更为合理和高效的工艺流程和解决方案,以期达到更高更稳定的芯片生产良率。业界普遍认为,从90nm工艺开始,DFM将会和设计规则、SPICE模型一起成为半导体技术的一部分,如果芯片代工厂无法向芯片设计者提供这些信息,设计师在芯片设计工作中会遇到许多意想不到的问题,从而导致芯片从开发到进入市场的整个周期延长。在进行芯片的可制造性设计的过程中,EDA工具的供应商扮演着一个相当重要的角色。首先,EDA工具需要从芯片代工厂的大量制造经验中提取出足够的现场数据;然后,又需要有相应的工具把这些现场数据转换成芯片设计工程师所能够识别的语言,使得制造相关的数据能够真正地被导入到实际的芯片设计过程中去。Mentor Graphics 作为全球领先的EDA工具供应商,提供了完整的可制造性设计的EDA工具解决方案,并且已经与众多世界一流的半导体制造商包括IDM公司和芯片代工公司合作,针对他们各自的芯片制造工艺流程,量身定做可制造性设计的优化方案。由于芯片制造工艺流程本身的复杂性,通常完整的可制造性设计的解决方案也会涵盖多个模块,例如DFM设计指导方针、光刻/外形仿真、良品率增强设计流程、关键区域分析等等。本文所研究的问题主要基于Mentor Graphics公司的Litho-Friendly Design工具。Litho-Friendly Design是一款用于解决光刻领域可制造性设计的应用接口。本文分五个部分,第一部分为引言;第二部分介绍Litho-Friendly Design解决方案的基本概念;第三部分介绍如何将Litho-Friendly Design应用于库单元设计中的优化;第四部分会详细阐述Litho-Friendly Design的数个实际应用案例

楼上的文章好详细,让我对DFM有了直观深入的理解。学习了。

能告之一下是在那本书中讲的不?谢谢!

XUEXULE

DFM65nm后才考虑,主要是考虑良率的问题

介绍的好详细,对DFM有的更全面的认识,谢谢

那library不follow不怕良率出问题吗?

DFM是用来提高良率的,不是硬性的design rule。
fab的IP一般是经过流片验证的,最终提供给客户的是fab认为这样的结构对良率的影响在可接受范围内。



请教一下,DFM中的LPC check是什么?谢谢!

猜是光刻工艺检查 不确定~

恩,知道了。litho pattern correction (LPC)

学习了

学习了

学习了谢谢!

Mentor Graphics

学习了谢谢!

多谢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top