求大神指教多晶硅栅与注入的问题
时间：10-02
整理：3721RD
点击：
请问一般CMOS规定gate最小外延会比注入最小外延大?
如果gate跨p+ N+会有什么影响
没有明显影响。
gate超出OD边界一定距离只是为了保持器件width不受影响。同样N+、P+都是只和OD有关，只是保证有源区的边界。
一般Poly用作连线时必然会跨越N+、P+，N+poly/P+poly的电阻肯定是不一样的，一般poly连线比较短所以差距不会特别大。
而工艺尺寸比较大的时候，是没有N+、P+包poly的rule的，那时候都是N+poly。
答案清晰明了，多谢
学习了