多晶硅栅不能两端都打孔连接金属为什么？

design rule中不禁止，可以打，两端打孔一般就是把这个gate同时作为连线了，电阻比较大而已。

特殊的电阻

两端连线是允许的，我不知道你是什么资料。可以发上来看看吗。 纳米级的高速电路中布线，如果栅比较长的话必须要2端都给连线。这样的话和MOS管打折的效果差不多。
而且1楼 概念有误，MOS在工作或关闭的时候栅上是没有电流的，只有MOS管开启的一瞬间有一个瞬间的电流。所以电阻什么的根本不成立。

理想状况下吧，正常情况是无论关断还是稳定工作，都会有栅极漏电流，虽然很小，但也会增加静态功耗.

http://bbs.eetop.cn/thread-375100-1-1.html 是这个帖子里的资料

防止机械应力对栅造成损伤

seeing

实际上在较多的时候，用poly两端打孔可能的情况就是把poly作为连线，类似于用这个poly去代替metal连线，这样就存在RC的概念，R和C都会增大，有好处也有坏处。数字单元里面有很多这样的做法。当然这个poly跟是不是管子的gate没有啥关系。像你提到的gate无电流，但是依然是有一个充电时间存在的，看你的设计关不关心而已。所以，一楼（实际上是二楼）概念上也没啥错误。

你们就硬拗就是了.

实际上还是分情况的，在28下面，有一些stdcell的多bit反而是需要这种通过poly走线的，还有比如sram的bitcell也会用到poly连线，但是连线较长的话，电阻太大，一般是不允许的

这个应该是允许的哦。我想小编的意思是poly并不是连线的末端，是在连线中间作为导线用吧，这样线的RC效应会比较大，在数字电路里用一下也是可以的，但不推荐。

看来大家的意见是是可以两端打孔咯

我在看别人的版图时，发现当导线走的POLY中间都连了金属，就是不明白为什么要这么做，应该不是简单的减小电阻吧

这个问题讨论几次了，相关帖子可以去查查

poly上走金属可能是作为冗余的不要求阻值的电阻吧

GATE的材质不是纯METAL而是salicice（金属硅化物），相比金属导电率小很多，阻抗很大，不能作为导线（数字电路GATE互联可以用）使用，速度受影响。

花了我2个积分下载资料一点用处多没有

POLY两端接METAL最好只出现在POLY做gate的情况下

1）从物理上讲，gate poly两端打孔，可以有效减少gate的RC，提高gate的开启速度
2）在模拟版图中，由于poly电阻较大，为了避免在一条信号通路中不小心采用了poly来做连线，便约定不在gate poly两端打孔，因为lvs无法检查这种情况。所以并不是禁止，只是一种风险控制的产物而已
3）在应该采用gate poly两端打孔的情况下（比如width很大），同时为了降低电阻又不能切断金属连线，于是可以让metal从gate上经过，如果该mos器件只负责开关，比如数字逻辑门，在gate上走metal就非常nice

metal 從poly两端打孔接入可使turn on變快

我认为电阻是成立的，开关瞬间，对C充电，电阻大，充电慢，影响开关速度，特别是mosfet W较大时