• · 验证时跑regression是的脚本问题01-01
• · ncverilog怎样做code coverage的分析？01-01
• · Systemverilog interface与clocking定义的问题01-01
• · 如何跑Vcs自带的UVM例程01-01
• · VCS2012.09测代码覆盖率，提示cmView未安装，该如何解决？01-01
• · Formality：对含有FF的设计做Formality，为什么都报FF failing01-01
• · 什么仪器能得到输入信号的频率随时间的变化曲线01-01
• · uvm_analysis_fifo01-01
• · 在下求求各位大虾帮解决一下cadence ic610 license问题啊01-01
• · Formality: 求助脚本传参写法01-01
• · uvm_driver如何对模块内部信号强制赋值01-01
• · Formality:read_verilog的-vcs设定的引号变量写法01-01
• · uvm virtual sequence01-01
• · 为何每个class定义里面都有一个new函数？这个函数的作用01-01
• · 用modelsim6.5D及questa sim 10.0跑systemverilog的相关问题01-01
• · UVM中port, export, imp是什么关系啊？01-01
• · 有关UVM宏的问题01-01
• · 求助 ，对phy的理解。01-01
• · 关于sv中对象的创建01-01
• · 展讯_芯片封装的协同设计_这个岗位怎么样？01-01
• · 无法实例化 uvm_agent01-01
• · canden中自带analoglib库的仿真文件.csc放在哪01-01
• · 怎样在Linux下安装与破解modelsim10.001-01
• · makefile如何做字符串的拆分？01-01
• · writing testbench看起来好吃力。01-01