• · 求助 sv如何定real型inout端口01-01
• · 用irun跑uvm，如何用debussy 和 dump fsdb01-01
• · 关于systemverilog的使用01-01
• · UVM：Sequencer send_request not able to put to fifo01-01
• · 求助：Formality报错误： 'glbl.GTS' is not supported for synthesis01-01
• · SV里initial与变量定义logic的问题01-01
• · UVM interface中例化module报错01-01
• · 求offer比较。ADI、marvell、verisilicon01-01
• · 1.27mm pitch 2x20 wirejumper。01-01
• · 关于后仿真的问题01-01
• · 断言的重复检查问题01-01
• · uvm_monitor中插入断言报错01-01
• · DC综合后的VCS后仿真命令怎么写，需要添加哪些库？01-01
• · push_back 结果不对01-01
• · UVM中`uvm_do_callbacks_exit_on参数的理解01-01
• · nandflash仿真模型01-01
• · 求助： UVM virtual sequence里面可以创建uvm_object吗？01-01
• · verilog OR systemverilog01-01
• · 求助：DSP该怎么验证？01-01
• · 帮忙解释一下vcs安装问题 ！01-01
• · snug2012-beijing研讨会验证专题部分资讯总结01-01
• · SystemVerilog中的Interface问题01-01
• · sv 关于事件 的vcs仿真01-01
• · sv中interface报多驱动错误01-01
• · 上海的ASIC验证有哪些公司？01-01