• · 求助：在systemverilog的task中只能用阻塞赋值么？01-01
• · 在线急等 影响setup的工艺因素？01-01
• · modelsim 脚本仿真问题，如何让已经编译过的.v不再重新编译01-01
• · 关于config的问题01-01
• · 如何查看Modelsim中的覆盖率？01-01
• · 关于mintest生成的ISCAS'89标准电路带X（don't care bits）位的测试矢量01-01
• · 关于randomize的使用问题01-01
• · asic FPGA 验证--系统时钟能跑多高？01-01
• · formality rejected调试01-01
• · 关于clock模块的验证01-01
• · calibre lvs报错missing connection01-01
• · UVM1.1应用指南及源代码分析 第一章的例子代码01-01
• · 一些基本的iccr问题01-01
• · ISS是什么01-01
• · irun跑覆盖率超级慢，求大神指点！01-01
• · VCS 仿真超级慢，求大神指点！01-01
• · 话说OVM01-01
• · 验证新手求助！测试点分解~跪求帮助~~~~~~~~~01-01
• · 验证大牛要探讨一下验证效率问题01-01
• · IC验证中遇到一个棘手问题，请各位帮帮忙01-01
• · verilog code coverage 覆盖率OK的标准是多少？01-01
• · 关于代码覆盖率的统计01-01
• · 软件测试人才荒仍将延续01-01
• · 谁知道泰瑞达（Teradyne）有限公司的联系方式01-01
• · 行覆盖率有什么意义01-01