• · 有用过ZeBu的人吗01-01
• · UVM 随机产生指定的数值01-01
• · UVM 从main_phase 跳转到reset_phase01-01
• · 求助：问个菜鸟问题，UVM对memory的操作也与register一样么？01-01
• · formality debug求助01-01
• · DC综合后如何用Modelsim做后仿真呢？01-01
• · IC算法工程师IC Algorithm Engineer急招！01-01
• · S 家的 execman01-01
• · Cadence的AMS混和仿真中引用spectre netlist为什么看不见netlist部分的内部信号01-01
• · system verilog 搭建测试平台的问题，急求解答，谢谢01-01
• · uvm phase是如何跳转的？01-01
• · 请教一个关于线程的问题01-01
• · 用过 S,C,M 家VIP的进01-01
• · IC验证新手讨教问题，谢谢了！01-01
• · verdi无法启动simv01-01
• · vcs如何查看warning详细信息？01-01
• · VCS报错，不支持uselib01-01
• · VCS中如何查看是哪些test hit到了这个cover point01-01
• · 请问：为什么我的sequence会卡在`uvm_send环节了呢？01-01
• · 求教访问底层信号问题01-01
• · 验证的工具有哪些01-01
• · env的run_phase中加入打印信息能正常打印，发现当启动sequence时就卡死了01-01
• · 求助：env的run_phase没问题，到了下面agent的run_phase就跑不动了01-01
• · 急求大神来解答vcs的随机化问题，谢谢了01-01
• · 请教一个UVM中关于report的问题01-01