• · 一个基础问题：modelsim的仿真，用testbench好还是do文件好01-01
• · SRAM仿真01-01
• · linux下使用gvim遇到未知问题01-01
• · UVM验证平台01-01
• · assert一个信号是否toggle这种应该怎么书写比较好01-01
• · 有什么方法可以快速成为系统架构师？01-01
• · 求助：sv的二维动态数组是否可加rand前缀？01-01
• · 二维数组的约束01-01
• · 请教版主及高手uvm_register相关问题01-01
• · 这种情况下如何编写ralf01-01
• · Help with "uvm_rand_send and uvm_rand_send_with"01-01
• · linux下安装hspice问题01-01
• · SystemVerilog program 能不能定义在 module里？01-01
• · iccr -gui和命令行覆盖率有区别01-01
• · SoC设计及验证讨论01-01
• · uvm_driver类中的端口01-01
• · 请教：sv里面运用extern virtual task的好处是什么01-01
• · UVM中，什么场合用callback最好？01-01
• · 求助：PLI使用中的报错01-01
• · UVM的register model读写操作是否能够按地址操作01-01
• · 关于uvm_ref_flow_1.1中寄存器模型生成问题01-01
• · 求助:如何在UVM验证环境中增加某个时刻对DUT内部存储的读写？01-01
• · 初学验证，写验证平台方案时许多不懂，望大神指点01-01
• · 求达人指点两个问题，一个AHB的，一个SV的01-01
• · 同步接口与异步接口约束01-01