• · 求助：UVM中可以改变从seq_item_port中取得的req的内容么？01-01
• · monitor连接的interface变了，是override呢还是完全重写？01-01
• · irun不支持mailbox传递数组类型的变量？01-01
• · 深圳有作芯片热成像（失效分析）的公司吗？01-01
• · quartus调用modelsim做RTL仿真时报不产生IP核模型文件01-01
• · starrc问题：internal system error,can not recover01-01
• · 能不能把sequence的trans直接送到scoreboard？01-01
• · model_sim编译UVM文件后run时遇到了fatal error01-01
• · VCS生成代码覆盖率文件html异常，求指导01-01
• · 数模混合仿真问题01-01
• · IUS82 仿真UVM问题01-01
• · uvm sequence读取文件，$feof报错01-01
• · 个人意见：ASIC 前端功能验证等级与对应年薪划分01-01
• · 求助，为何数据无法写入到帧中去？01-01
• · 求关于synopsys的Hierarchical verification planner的学习资料！01-01
• · 转一个测试方面的好章：设计公司应该如何充分利用量产测试数据01-01
• · 关于包生成和传递的问题01-01
• · 用hspice仿真时遇到spc文件格式的问题01-01
• · ncvlog: *E,: SystemVerilog 'shortreal' data types are not currently supported01-01
• · RGMII信号测试01-01
• · 如何使用R&S SML 03信号发生源。01-01
• · 在vmm验证环境中，怎样写一个axi master bfm01-01
• · vera VIP的vro文件从哪儿来的01-01
• · 关于实例化的问题，求助各位大神01-01
• · 请牛人解答一下UVM的问题01-01