IC验证新手讨教问题，谢谢了！

最近老师想做一款led的解码芯片，需要让我做功能验证。以前对vcs也有所了解，但是谈不上深入。
老师的要求是不需要采用大型vmm，uvm这种方法学，只需要在vcs的环境里能跑起来，然后要有一个参考模型（这个很困扰我），和DUT的输出作比较！
这个所谓的参考模型，以前在功能做验证的时候，是vip，，在common_vip里都有很多vip模型。那这里的参考模型，是需要自己去用sv写吗?如果要自己去写，那这个参考模型不是要写的和DUT一样的了么?只是一个用sv，一个用v写。求大神指教！万分感谢！

不要沉了啊

友情帮顶

再顶顶！

直接用verilog写个模型，输入输出对比。和dut。

简单的verilog或者sv写个function就可以了，把关键算法搞懂，语言只是实现而已

我就是搞不懂参考模型和DUT之间的区别，在验证平台里怎么去设计自己的参考模型……

个人理解参考模型可以写的更简单，verilog是过程实现。就拿一个简单的加法器来说，你写一个模型只要：a+b就行了，但是如果写具体实现那就需要更复杂了。
也就是更高层次的抽象，更高层次的抽象久能够保证更直接的反馈你的意图。

写模型不用可综合啊~

搞清楚， 你要验的DUT 究竟有什么功能， 先用文字描述下来。 什么Input， 什么Output 。
看看 能不能抽象出 Transaction的概念来， 再看怎么写这个Reference Model。

dut是门级行为，需要可综合的，参考模型就不需要考虑那么多，用sv，c都可以实现，看你仿真器支持了