• · Reference clock frequency 156.250000 is invalid for01-01
• · 请教 system verilog 一个问题01-01
• · 问题：UVM中既然已经有了port和export，问什么还要有IMP？01-01
• · FPGA原型验证01-01
• · 求指点怎么写regression test的list文件01-01
• · systemc error:constante too big01-01
• · systemc编译遇到的几个错误，急求01-01
• · 端口复用的情况下怎么分类连接interface01-01
• · 关于icc_vB-2008.09-SP5安装问题01-01
• · 可变长度的比特选取01-01
• · 新手求助：redhat 装完cadence ic610后不能编辑 提示如图错误01-01
• · ICCAP201101-01
• · force的路径可以动态生成不？01-01
• · 请教HSIM里面timing check的edge和pulsew的命令01-01
• · 求指导，抓狂中01-01
• · module中参数的传递01-01
• · 有没有人觉得SimVision启动好慢啊01-01
• · channel的size默认的是1吗？怎么修改channel的size？01-01
• · 请高手指点SVA ended construct的问题01-01
• · vcs mx 如何添加mif文件和hex文件01-01
• · 求问如何用VCS实现C代码与verilog的cosim操作。01-01
• · 请问type::type_id::get()和type::get_type()有什么区别？01-01
• · 各位大侠，有谁知道uvm平台中为什么要使用virtual interface吗？01-01
• · VCS_2010.06版本没有vhdlan命令，也没有VCS-mx,如何实现verilog+vhdl混合仿真？01-01
• · 发现Candence NC-Verilog在模拟SV的队列时的内存泄露问题01-01