module中参数的传递
时间：10-02
整理：3721RD
点击：
在verilog文件的module中的parameter定义的参数，除了例化该module时通过#的方式进行传递外，还有其他的方式吗?
有的仿真器在编译时有-defpara参数