• · VMM与UVM协同验证问题01-01
• · modelsim如何指定编译log写到文件01-01
• · 调用fifo,blocking_get_export端口函数类型出了问题01-01
• · 随机化的包能否同时算出CRC校验01-01
• · systemverilog的断言放在什么位置呢？01-01
• · UVM编译出错01-01
• · 模拟转验证，可行吗？01-01
• · 如何写验证报告01-01
• · modelsim后仿真为什么不能添加SDF文件01-01
• · System Verilog中如何实现数组索引的动态变化？01-01
• · formality的问题01-01
• · uvm_cofig_db中set和get是怎么用的？运行的原理是什么？01-01
• · 如何提高交叉覆盖率01-01
• · UVM组件只能接收一种transaction吗？01-01
• · UVM的register model 相关知识疑惑01-01
• · 有没有人觉得uvm的config很丑陋01-01
• · linux命令求助01-01
• · 请教covergroup中参数类型的问题01-01
• · 用uvm验证半双工的通信模块，怎样划分driver和monitor的职能比较好01-01
• · DC不好用了01-01
• · 求教 hsim -wait_lic 这个option 怎么用？01-01
• · UVM出来了，整合了OVM和VMM01-01
• · 请教个关于UVM里面的例子如何运行的菜鸟问题01-01
• · 请问谁有smic18的calibre做PEX需要的文件吗？01-01
• · 设计有多个工作模式，uvm中如何处理？01-01