微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > 设计有多个工作模式,uvm中如何处理?

设计有多个工作模式,uvm中如何处理?

时间:10-02 整理:3721RD 点击:
设计可以有多个工作模式,不同的模式外围可能不同,比如同一个管脚可以用作串口,也可以用作io。
验证时如何处理?

cfg..

可以用虚拟接口,然后写一个配置class,通过配置改变接口的不同用途

LZ的问题的目的如果只是验证接口的随机化,用vi的方式是传统的解决方案。
但如果要验证环境的随机化,达到更高的自动化要求,用vi可能有些力不从心。
换一个说法说这个问题。
如果LZ仅unit层验证,cfg即可。
如果block或core层验证,cfg+vi差不多了。
但如果是system层或chip层验证,cfg+vi可能效率会低一些。

有点没看懂,这个和virtual interface有什么关系吗?

和VI没有关系,也有道理,那有没有更好的解决方案?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top