微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > System Verilog中如何实现数组索引的动态变化?

System Verilog中如何实现数组索引的动态变化?

时间:10-02 整理:3721RD 点击:
例如:
定义了个数组mem[500];
想实现用int i;
... ...
mem[i+7:i] = 8'hab;
上述写法在vcs编译会报错

... ...
mem[i +: 8] = 8'hab;

顶楼上

2L是正解

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top