求助：systemverilog中数组可以使用push类似的操作么？

各位：
最近才开始学习systemverilog，有个问题想问问大家，systemverilog中的动态数组可以像C++中的数组一样，来一个数值，往里面push一个，然后取数的时候用pop?我现在需要这种操作，但是翻了翻书，好像没说systemverilog的动态数组可以这样，所以不敢乱用。所以，上来问问。如果使用动态数组不行，那么应该使用什么来这样操作呢?

有队列，书上应该提到的。队列的操作才是这样的。push or pop，数组没有这种操作，当然队列其实也是一个特殊的数组。呵呵。

恩。队列我知道了。
好像还有链表可以，但是不知道链表是不是systemverilog所推荐的。

这个你写了仿一下试试就知道了。
systemverilog只是搭testbench的话，这些具体的实现没什么风格不风格的吧