微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > 关于questasim对systemverilog的语法支持程度问题

关于questasim对systemverilog的语法支持程度问题

时间:10-02 整理:3721RD 点击:
最近想深入研究systemverilog,发现questasim6.3不支持program语法,另外automatic也不支持,请问6.5版本支持吗,或者有其他版本支持?

找最新的看看吧,我之前用6.5d直接编译不行。人家都是用VCS编译成功的。

10.0 is available.

DDDDDDDDDDDDDDDDDDDDDDD

用vcs比较好吧

呵呵都用VCS

VCS不是win下的啊

thanks

谢谢了

谢谢啦,,

不懂,同问!

10.0确定可以吗

6.5及以上版本都支持automatic,program没用过,不知道。

eeeeeeeeeeeeee

纠结啊,,,,看10.0的了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top