systemverilog的断言放在什么位置呢？

都行，ncsim的话，也可以放单独的.psl文件中。

可以加一些到interface里面，检查信号的时序是否违规。

如果是自己写的话，放顶层就可以了，要是设计人员写，放dut里，一起load进来。

同意楼上的说法，验证人员就在Interface里面写，设计人员的断言肯定是在DUT里面写了

interface, program, module... 都可以
或者单独写一个module 里面放你的assertion，然后和RTL bind起来

验证人员建议写在interface里，用宏隔开。这样是比较简单的。也是比较容易管理的，非常体现interface uvc的概念，能作为VIP一起输出，重用性好。

都可以，一般放在接口或者顶层