• · 求助！systemverilog，如何在module中调用program中的task！01-01
• · 想学写个CPU BFM，几点问题请指教01-01
• · MVSIM的一个错误01-01
• · DDR3模型验证初始化问题01-01
• · 求蓝牙4.0的协议资料！01-01
• · 求助 cadence安装01-01
• · simvision里面怎么进行transaction level debug01-01
• · 在 uvm中 如何设置两个 transaction 之间的 constraint01-01
• · 跑OVM仿真出现一个奇怪的编译问题01-01
• · Modifying Objects in Flight01-01
• · 在ic流程中怎么使用formal？01-01
• · 在UVM环境中如何用OVM的VIP？01-01
• · 如何高效地组织TB环境？01-01
• · vcs 编译ise仿真库的问题01-01
• · verdi alias 问题01-01
• · questa sim第一次跑hello_world 出现error 望高手指教01-01
• · vcs编译出来的要用DVE是什么软件01-01
• · uvm验证平台死循环有什么办法调试？01-01
• · 不错的问题：学好验证的基本功，首先弄清楚以下几个问题！01-01
• · 请教一个vcs后仿的反标问题01-01
• · 求大神帮忙教一下怎么写BFM01-01
• · uvm_transaction 和 uvm_sequence_item 区别01-01
• · I2C电路失效分析01-01
• · UVM 中agent之间的 通信 和 变量设置01-01
• · 请教一个基础问题，UVM中new和build_phase的问题01-01