微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > 求助!systemverilog,如何在module中调用program中的task!

求助!systemverilog,如何在module中调用program中的task!

时间:10-02 整理:3721RD 点击:
RT。
求助!systemverilog,如何在module中调用program中的task!

求助啊。求各位大神露一手。
有什么方法可以规避这个问题否?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top