• · 怎么查看sequencer中main_phase的default_sequence是什么？01-01
• · always和forever01-01
• · UVM的TB中用mailbox和TLM Port有什么区别？01-01
• · 大家是如何通过UVM当中的Register Model实现寄存器读写的？01-01
• · IC5141调用Calibre2011后PEX无法声场CALIBREVIEW01-01
• · 求助：如何将config或者interface传递给sequence？01-01
• · DVE里面数据过长，怎么查看01-01
• · 请教一下用modelsim10.0C仿真UVM写的环境时出错01-01
• · I2C 的testbench01-01
• · 有没有人可以帮忙安装个nc verilog啊，可以给他200块钱作为报酬01-01
• · 熟悉Modelsim TCL的进01-01
• · NCverilog怎么查看RAM中的数据01-01
• · verilog PLI 问题 - vpiHighConn01-01
• · smic.18没有.tf文件，只有.scs或者.lib文件01-01
• · 请教网表仿真随机初始化寄存器问题？01-01
• · Conformal nogui 切换到gui01-01
• · PT问题，跑不下去了，求助 (RC-005) (RC-008)01-01
• · NC-Verilog 仿真时，代码覆盖率问题01-01
• · Modelsim后仿真问题：01-01
• · 什么是Bipolar01-01
• · 求助，VCS在ubuntu 64位的问题01-01
• · IUS仿真systemverilog问题01-01
• · vcs vlogan help01-01
• · 求助：如何将uvm_reg的sequence设置为default sequence呀？01-01
• · UVM中想在component之间传递一个数据01-01