微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > IUS仿真systemverilog问题

IUS仿真systemverilog问题

时间:10-02 整理:3721RD 点击:
用IUS82仿sv,任务中用ref参数编译不过去,用vcs则能顺利仿真;将任务改成动态,IUS仿真能通过,但是从波形上看,任务的输出数据改变是在任务完成后,用monitor监控则发现任务输出数据早已改变

你好, 有IUS的下载链接吗?能不能给一个啊?万分感激啊!

。不好意思,差点信元,让我回复下

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top