微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > 怎么查看sequencer中main_phase的default_sequence是什么?

怎么查看sequencer中main_phase的default_sequence是什么?

时间:10-02 整理:3721RD 点击:

各位:最近在学着使用UVM VIP,但是有一个sequence根本不执行。我想确认一下是否正确的将该sequence赋给sequencer中main_phase的default_sequence。该怎么操作呢?
另外,我还想问一下,sequence不执行还有什么原因呢?

在simulator的时候,将uvm_verbosity设为UVM_DEBUG, grep message ID = “PHASESEQ” , 就有你想要的答案.

你好,谢谢!
请问,如果出来的结果是:eth_env.phy_vip.sequencer [PHASESEQ] Starting default sequence 'ethernet_directed_sequence' for phase 'main'的话,是不是说正常把sequence配给sequencer,但是sequence有问题,跑不起来?

是的!

或许是你的driver没有动因为接口信号的问题 ,比如resetclock ready 等 导致 driver没有call get_next_item

谢谢! 已经解决了,确实是reset的问题。

上一篇:always和forever
下一篇:组件之间通信

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top