微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > uvm中sequencer的作用

uvm中sequencer的作用

时间:10-02 整理:3721RD 点击:
在看uvm_user_guide的时候,看到讲述uvm sequencer的作用的时候,提到“ it can react to the current state of DUT for everydata item generated"这个不知道是怎么相互作用的,请哪位大侠举个具体的例子,谢谢。
sequencer产生item的时候,收到sequence的控制约束,但是这个控制是主动的 是提前设计好的,它能够根据DUT的输出的信号的状态而实时变化吗?

一个sequencer可以控制提供哪一个sequence item给driver,也就是说一个sequencer可以控制多个sequence,并且是通过sequencer来例化并启动一个sequence的,当sequence启动之后,会通过宏uvm_do来产生item,这时就会向sequencer发送一个数据,sequencer收到数据之后,会通过seq_item_export传给driver,driver会调用seq_item_port中的item_done来告知已经将这一次的item发送完成,然后进行下一次的uvm_do来产生新的item,如果当所有的uvm_do执行完成,driver中的seq_item_port中的get_next_item方法就一直在那接收,但是接收不到任何数据。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top