微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > Cadence IC前端验证环境如何搭建?

Cadence IC前端验证环境如何搭建?

时间:10-02 整理:3721RD 点击:
如题,我想搭建一个Cadence IC前端验证环境,该如何搭建,没有搞清楚Cadence的IC设计工具分类。麻烦大家推荐店链接。
我安装过Synopsys的仿真工具,也用过一小段时间,上手感觉不是很难,不知道Cadence的工具如何。

用cadence的LDV(早期版本)或IUS(现在的名字)中的ncverilog(irun),和vcs差不多。

谢谢!

嗯,windows下这个好,我之前也有这个为主

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top