大家是如何通过UVM当中的Register Model实现寄存器读写的？
时间：10-02
整理：3721RD
点击：
在有了DUT的Register Model定义后，大家在实际的UVM验证环境中是如何通过其实现对寄存器的读写操作呢?也就是各env、sequence、test组件当中是如何调用RegModel的呢?看到去年的帖子有大侠在问相关的问题，但似乎没有下文了。
UVM User's Guide第5章看完了?有更具体的问题么?
嗯，第5章确实有相关内容介绍，需要细细抠。
谢谢回复！
小编好人
UVM这方面的资料和帖子确实是有限呀，