NC-Verilog 仿真时，代码覆盖率问题
时间：10-02
整理：3721RD
点击：
各位大神，我用NC -Verilog做功能仿真时，想要知道代码覆盖率（code coverage)时多少，应该怎么办啊?是不是要多加几条NC的命令选项啊?是否还需要些个脚本啥的啊?求指点啊！
+ver** 选择ncverilog的版本，低版本的不支持code coverage，或者支持的不好；
-coverage ** 选择采样哪些coverage
-covfile ** 选择需要采样code coverage的rtl_file
-input input.tcl tcl脚本里存放code report等存放的目录等。
具体的查询文档吧。