system verilog 搭建测试平台的问题，急求解答，谢谢

现在编写好了transaction和gen两个类，准备编写一个master类（相当于drive），trancaction类里随机产生一系列二进制bit位，然后通过gen类发送到master类里面，因为master类是要直接将信号传给DUT的，然而DUT是用来解码从master类里出来的二进制信息，所以mater类需要首先对从gen来的事物进行编码，简单来说，就是将每一个bit time定为4us，我的想法是在master类里定义一个计数器来实现，然后在task里面实现计数，将从gen得来的tr进行编码，我想问的是，这个想法是不是靠谱，然后在task里面进行计数是不是可以?急切啊，求大神！

自顶一下

求大神指点一下啊

讲法紊乱，没表达清楚。按照我理解的表达下我自己的建议。编码最好在transaction中的做(task中)，gen只负责将transaction组织并传输给driver。不知道回答你的疑问没

谢谢！我只是想将bit time变为4us，如果放在transaction的task，怎么实现呀，能给个提示吗?

没听懂讲的啥玩意

不好意思，可能我描述不好，我现在DUT是一个解码芯片，我需要先编码，再对其测试，编码的要求就是是出来的二进制数，bit time为4us，那我最好要在transaction类里随机化好了之后再编码呢，还是送给driver之后再对其编码，哪个靠谱一点

学习了！ 谢谢！

建议在driver中实现，想办法编写几个任务或函数，把比特数据一个一个地取出来。

谢谢小编，现在就是想办法在driver的task里实现将比特数据保持4us的bit time，不知道怎么实现……

使用延时

现在就是想办法在driver的task里实现将比特数据保持4us的bit time，这是什么意思?
是指时钟的周期吗?