微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > 求助! coverage测试时遇到的难题

求助! coverage测试时遇到的难题

时间:10-02 整理:3721RD 点击:
在用NCverilog做覆盖率测试时,遇到一个奇怪的问题,即:在一个模块中多次调用另外一个模块的情况(例如:module a(....);.....B B_1(...); BB_2(..); B B_3(...);...endmodule),加coverage命令产生dgn文件时,产生如下错误:
ncsim: *internal* (genuine access violation (0-9affb08:2)).
ncsim: *internal* (genuine access violation (0-57e153:2)).
Please contact Cadence Design Systems about this problem
and provide enough information to help us reproduce it.
ncsim: *internal* (NO ERROR for error code 0).
ncverilog: *E,SIMERR: Error during Simulation (status 1), exiting.
/****************************/
我加的coverage configuration file如下:
select_coverage -block -expr-module *...
set_glitch_strobe 5ns
set_instance_contextA
set_hit_count_limit 4
set_implicit_block_scoring -on -both *
set_assign_scoring
/***************************/
TCL文件如下:
coverage -setup
coverage -code
run
exit
/**************************/
在此,请教大家,其原因是什么?该如何解决?谢谢大家乐

原因好像不是嵌套调用引起的。真是晕哈

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top