微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > modelsim 脚本仿真问题,如何让已经编译过的.v不再重新编译

modelsim 脚本仿真问题,如何让已经编译过的.v不再重新编译

时间:10-02 整理:3721RD 点击:
如题,如果.v文件多的话,每次都要重新编译,这里占用的时间就好多,脚步写的如下:
vlib work
set path[pwd]
set dir[file dirname $path]
set syn[file mkdir [file join $dur "syn"]
set sim[file mkdir [file join $dir "sim"]
set debussy [file mkdir [file join $dir "debussy"]]
set src [file join $dir "src"]
set run[open join $path "run.f"] w]
foreach f[golb -nocomplain [file join $sic "*.v]]{
vlog $f
puts &run &f
}

其实加个宏定义就可以了

额`,可以详细些吗,谢谢

不错的资料

回复一个吧

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top