微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微电子和IC设计 > IC验证交流 > asic FPGA 验证--系统时钟能跑多高?

asic FPGA 验证--系统时钟能跑多高?

时间:10-02 整理:3721RD 点击:
现在用K7系列做ASIC 验证,系统时钟约束能做到多高,有什么要求?

添加时序约束,自己预估几个时钟,然后一个个验证呀,看是否有时序违规

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top