• · 仿真vcs crash问题01-01
• · SVA 中的bind为何不起作用？01-01
• · vmm仿真时出错，不知问题出在哪儿01-01
• · UVM 验证中Ethernet 包的随机化问题01-01
• · 利用UVM搭建SoC验证平台时激励该怎么给？01-01
• · UVM ral实现问题01-01
• · 大家平时用vmm还是uvm？01-01
• · dw验证-出现vmt_version cant find 如何解决？01-01
• · 怎样把同一个seq_item传到不同的agent中？01-01
• · cscope安装错误：version `GLIBCXX_3.4.9' not found01-01
• · 急问。VCS怎么加载SDF文件01-01
• · 用NCverilog 仿真，加入sdf后，工具提示将负值变为0了，求大神解答~01-01
• · 请教System Verilog中的结构体要怎么使用才可以看波形01-01
• · 使用UVM产生fsdb文件的一个问题01-01
• · assura--run--drc--- failed to build VDB01-01
• · 如何修改verilog 同时打开的输出文件数？01-01
• · 请问引线电感怎么测？01-01
• · MATLAB编译成C后在Linux下的调用问题01-01
• · 一个compile error引起的思考，还未解决，大家讨论一下~01-01
• · uvm override01-01
• · 如何模拟多个线程的CPU给DUT发送激励（使用VMM）01-01
• · UVM验证平台中自动对比01-01
• · 随机类内部随机类成员不能randomize的问题01-01
• · 请教下VIP的概念01-01
• · 新手急问，求好心大神指导，关于modelsim生成的fsdb文件是空的01-01