请教System Verilog中的结构体要怎么使用才可以看波形

应该是看不了的，你可以把里面的数字型的变量赋给interface

同问 同问

应该是有选项的 verdi

如果用vcs的话，记得VPD的波形是可以做到的。具体的没有使用过。也不太建议这么用，我担心这个波形dump出来会太大了。
不过可以使用-gui界面实现单步debug来达到这个目的，这个不需要调整dump波形的方法。看情况你是要对环境进行debug，这个时候可以考虑使用单步的方式来进行。vcs 的dve对UVM还有VMM的友好程度要大于verdi。

目前仿真用得是Vcs 2011，之前是可以看到结构体波形的；奇怪的是在声明了（包含仅是声明不使用的情况）一个这个 结构体类型 的 队列 后，所有用这个结构体定义的变量都无法看到波形了，是不是Vcs会有选项来解决这种问题?

想到一个笨方法：声明一个和原结构体相同的新结构体类型，然后在想看结构体波形时使用 >> 流操作 将其内容移植到新结构体的对象中。